PAT-NO:

JP404061184A

DOCUMENT-IDENTIFIER: JP 04061184 A

TITLE:

SURFACE LUMINESCENT SEMICONDUCTOR LASER

AND MANUFACTURE

THEREOF

PUBN-DATE:

February 27, 1992

INVENTOR-INFORMATION:

NAME .

SUGIMOTO, MITSUNORI

HAMAO, NOBORU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP02164402

APPL-DATE:

June 22, 1990

INT-CL (IPC): H01S003/18

US-CL-CURRENT: 372/45

ABSTRACT:

PURPOSE: To provide a low threshold current high light emission efficiency

surface emitting semiconductor laser with the high yield by forming a semiconductor column as a light emitting region surrounded by a groove

3/6/05, EAST Version: 2.0.1.4

reaching

a quantum well active layer, and further forming a modified layer on a semiconductor side surface of the groove.

CONSTITUTION: There are crystal grown on an n-type GaAs semiconductor

substrate 1 a first conductivity type semiconductor multilayered reflecting film 2 comprising 23 periods of n-type AIAs 802 & angst;/n type GaAs 670 & angst;, a quantum well structure active layer 3 comprising AI<SB>0.5</SB>

Ga < SB > 0.5 < /SB > As 1430 & angst;, a second conductivity type semiconductor

multilayered reflection film 4, and a p < SP> + < /SP> type GaAs 30 & angst; capping

layer 15. Further, a ring-shaped groove 7 issoformed by photoetching that it

reaches the active later 3. Thereupon, a semiconductor column 6 is formed as a

light emitting region. Then, an SiO < SB > 2 < /SB > film 5 as a mutual diffusion

promoting film is formed over the entire surface of the substrate, and the SiO<SB>2</SB> film 5 is etched using dry etching 12. Further, a modified layer

(disordered region) 8 is formed only in the vicinity of the SiO < SB > 2 < /SB > film

5 on the side surface of the ring-shaped groove 7 by a heat treatment.

COPYRIGHT: (C)1992, JPO& Japio

3/6/05, EAST Version: 2.0.1.4

⑩日本国特許庁(JP)

⑩特許出願公開

@ 公開特許公報(A) 平4-61184

(5) Int. Cl. 5

識別記号

庁内整理番号 9170-4M ❸公開 平成 4 年(1992) 2 月27日

H 01 S 3/18

審査請求 未請求 請求項の数 3 (全7頁)

❷発明の名称 面発光半導体レーザ及びその製造方法

②特 願 平2-164402

❷出 願 平2(1990)6月22日

@発 明 者 杉 本 満 則 東京都港区芝5丁目7番1号 日本電気株式会社内

@発明者浜尾 卑東京都港区芝5丁目7番1号日本電気株式会社内

创出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

砂代 理 人 弁理士 内 原 晋

明 細 實

発明の名称

面発光半導体レーザ及びその製造方法 特許請求の範囲

(1)半導体基板上に、第1導電型の半導体多層反射膜 と、少なくとも1つの量子井戸構造をもつ量子井戸 活性層と、第2導電型の半導体多層反射膜とを少な くとも備え、前記量子井戸活性層に達する溝で囲 まれた発光領域となる半導体柱を有し、前記溝の 半導体側面に変成層を備えることを特徴とする面 発光半導体レーザ。

(2)半導体基板上に、第1導電型の半導体多層反射膜と、少なくとも1つの量子井戸構造をもつ量子井戸活性層と、第2導電型の半導体多層反射膜とを少なくとも備える半導体層を形成する工程と、前記量子井戸活性層に達する溝をエッチングにより形成し、該溝で囲まれた発光領域となる半導体柱を形成する工程と、少なくとも絶縁膜を含む相互拡散促進膜を半導体表面に形成する工程と、前記溝の

側面を除いて、指向性のあるドライエッチングにより、前記相互拡散促進膜を除去する工程と、熱処理により前記溝の側面の半導体層において相互拡散を行なう工程とを、備えることを特徴とする面発光半導体レーザの製造方法。

(3)半導体基板上に、第1導電型の半導体多層反射膜と、少なくとも1つの量子井戸構造をもつ量子井戸 活性層と、第2導電型の半導体多層反射膜とを、前 なくとも備える半導体層を形成する工程と、前記 量子井戸活性層に達する溝をエッチングにより形成する工程と、少なくとも絶縁膜を含む相互拡 散促進膜を半導体表面に形成する工程と、該相互拡散促進膜上にフォトレジストを前記溝部を除出 なるように塗布する工程と、前記溝部を除いて エッチングにより、前記構部において相互 拡散を行ない半導体変成層を形成する工程とを、 値えることを特徴とする面発光半導体レーザの製 造方法。

発明の詳細な説明

(産業上の利用分野)

本発明は光交換や光情報処理に用いられる面発 光半導体レーザに関する。

(従来の技術)

光交換、光コンピュータ、光情報処理等の分野では2次元集積化が可能な面発光レーザが必要であり、盛んに研究開発されている。その一例が、J.L. JewellやY. H. Lee等によるエレクトロニクスレターズ(Electronics Letters)25 巻1123~1124 頁 及 び、1377~1378頁に記載されている。1~5µm径の面発光レーザが1~2mAの関電流で発振したと報告されている。またその製造方法は半導体層形成後、金、Niを蒸着し、Niを数µm径の円形にパターニングしNiをマスクとしてドライエッチングにより、数µm径の半導体柱を形成していた。

(発明が解決しようとする課題)

前述の面発光レーザでは関値電流が1mA程度であり、関値電流密度1KA/cm²から計算される関値電流2μm直径で30μAと比べると非常に大きい。この

前記量子井戸活性層に達する溝で囲まれた発光領域となる半導体柱を有し、前記溝の半導体側面に 変成層を備えることを特徴とする。

あるいは上記の本発明の面発光レーザの溝をポリイミド等の樹脂で埋めてプレーナ化した面発光レーザあるいはレーザアレイであることを特徴とする。

本発明の面発光半導体レーザ製造方法は、半導体基板上に、第1導電型の半導体多層反射膜と、少なくとも1つの量子井戸構造をもつ量子井戸活性層と、第2導電型の半導体多層反射膜とを、少な量とも備える半導体層を形成する工程と、前記量を形成する工程と、前記量を形成した。 該溝で囲まれた発光領域となる半導体柱を形成し、該溝で囲まれた発光領域となる半導体柱を形成して、 る工程と、少なくとも絶縁膜を含む相互拡散促進膜を半導体表面に形成する工程と、前記溝の側面を除いて、指向性のあるドライエッチングにより、前記相互拡散促進膜を除去する工程と、熱処理により前記溝の側面の半導体層において相互拡散を行なう工程とを、備えることを特徴とする。 理由はメサ側面での活性層側面が大気に露出した 構造となっており、更にドライエッチングによる 半導体柱を形成時のダメージが加工表面にあり、 ここでの表面非発光再結合を介した無効電流が 1mA程度あるためと考えられる。また数µm径の半 導体柱は機械的な強度が弱く、プロセス工程中に 破損し歩留りが低下したり、発光領域にストレス がかかり発光効率が低下する問題があった。また 同様の理由で成長表面側にヒートシンクを融着す ることが困難であるため、連続発振時の特性が悪 いという問題があった。

本発明の目的は、表面再結合により無効電流を 低減することにより、低閾値電流、高発光効率の面 発光半導体レーザを、及びその歩留り良い製造方 法を提供することにある。

(課題を解決するための手段)

本発明の面発光半導体レーザは、半導体基板上 に、第1導電型の半導体多層反射膜と、少なくとも 1つの量子井戸構造をもつ量子井戸活性層と、第2 導電型の半導体多層反射膜とを少なくとも備え、

また、第2の製造方法は、半導体基板上に、第1 導電型の半導体多層反射膜と、少なくとも1つの量子井戸構造をもつ量子井戸活性層と、第2導電型の半導体多層反射膜とを、少なくとも備える半導体層を形成する工程と、前記量子井戸活性層にまれた発光領域となる半導体柱を形成する工程と、改和互拡散促進膜を半導体を1 に形成する工程と、該相互拡散促進膜上にフォトレジストを前記溝が平坦になるように塗布する工程と、前記溝部を除いてエッチングにより、東により、前記溝部において相互拡散を行ない半導体変成層を形成する工程とを、備えることを特徴とする。

(作用)

表面非発光再結合により無効電流を低減するにはヘテロ接合を用いれば良く、この一実現手段として不純物導入等による無秩序化の技術がある。 これは量子井戸構造からなる活性層に不純物を導

入したり、熱応力を加えることにより、量子井戸 構造の構成元素の相互拡散を促進し、量子井戸構 造を無秩序化して、ほぼ一様組成の半導体とする ものである。この無秩序化された領域を変成層と 呼ぶ。これにより活性層の側面を活性層よりも禁 制帯幅の広い半導体とすることによって、ヘテロ 接合効果により表面再結合の抑制をするものであ る。この技術を面発光レーザに適用するには問題 があった。即ち、面発光レーザの発光部は、半導 体柱となっているが、この全面に不純物又は熱応 力を導入して無秩序化すると、半導体の頂上部付 近の半導体多層膜も無秩序化され、反射率が低下 したり、頂上部に形成された電極の抵抗が増大 し、レーザ特性が悪化してしまう。そこで本発明 の構造は無秩序化された変成層を溝の側面にのみ 形成した構造となっている。

更に、発光領域の半導体柱の周りに溝を形成した構造なので、従来のような発光部が突出した構造と違い、素子の機械的強度が保たれ、製造工程

と、半導体表面の平坦部では溝の部分よりフォトレジストが薄いので、早くフォトレジストが除去される。次にエッチングにより平坦部で相互拡散促進膜を除去する。溝の部分はフォトレジストが作工ッチングされただけで相互拡散促進膜は保存されている。この後フォトレジストを洗浄により除き、熱処理をすることにより、溝の中の部分のみ不純物又は空孔等が導入され、変成層が形成され。このようにして半導体柱の側面の量子井戸活性層を無秩序化できる。この方法でも反射膜や電極の劣化、それに伴なう電気抵抗の増大はない。

更に、本発明では、周囲に溝を形成することにより、半導体柱を形成しているので、溝をポリイミドで容易に埋めこみプレーナ化できる。特に周囲の溝の幅を一定とすることにより、ポリイミドの埋め込み形状が一定となり、再現良く平坦化できる。埋め込み後半導体柱の頂上部のポリイミドは、ドライエッチングにより再現良く均一に除去することが可能である。多数の面発光レーザを集積したレーザアレイでは各々を独立駆動するため

や実装時に破損することはなく、発光領域に不用 なストレスがかからない構造となっている。

本発明の製造方法によれば上述の構造を容易に 歩留り高く製作することができる。本発明の請求 項2の製造方法では、半導体柱をエッチングにより 形成後、SiO₂等の相互拡散促進膜を全面に指向性 の良いドライエッチング法、例えば反応性イオン ビームエッチング(RIBE)法により、半導体表面の 平坦部のSiO₂膜のみをエッチングする。これによ り半導体柱の側面のSiO₂膜は残り、半導体柱の頂 上部等の平坦部のSiO₂は除去される。こうして半 導体柱側面にのみ相互拡散促進膜を形成後、熱処 理することにより、多層反射膜や電極の劣化なし に、側面にのみ変成層を形成できる。

請求項3の製造方法は、相互拡散促進膜を全面に 形成する工程まで、請求項2と同様である。その 後、フォトレジストを塗布して表面を平坦にす る。溝の部分はウェハー全体に比べ面積が小さい ので容易に平坦に塗布することができる。次にド ライエッチング等により均一にエッチングをする

に、多数の配線をしなければならない。従来の レーザアレイではプレーナ化が難しく、半導体柱 の高さが2μm程度あるため、配線の段切れが起こり 易く歩留りが低下していた。本発明は、プレーナ 化が容易であり、レーザの数が増えても容易に細 かい配線が可能で、高密度集積面発光レーザアレ イに最適である。

(実施例)

次に本発明の実施例について図面を用いて詳細に説明する。第1図(a)~(d)は本発明の一実施例の製造工程を示す断面図である。まず、第1図(a)示す様にn型GaAs半導体基板1上に、n型AlAs802Å/n型GaAs670Åの23周期からなる第1導電型の半導体多層反射 腹2、Al_{0.5}Ga_{0.5}As 1430Å/In_{0.2}Ga_{0.8}As100Å/Al_{0.5}Ga_{0.5}As 1430Åからなる量子井戸構造の活性層3、p型GaAs670Å/p型AlAs802Å10周期の第2導電型の半導体多層反射膜4、p⁺型GaAs30Åのキャップ層15を結晶 成長 する。ここで活性層3内部のIn_{0.2}Ga_{0.8}As層は歪単一量子井戸の活性層である。次に通常のフォトエッチング技術によってリング

状律7を形成する。この時のエッチング深さは活性 層構造3まで達する様にする。エッチンク方法は、 反応性イオンビームエッチング(RIBE法)や反応性 イオンエッチング法(RIE法)等の指向性のあるもの で垂直な側面が得られる様にする。この時に、発光領域となる2~5μm径の半導体柱6が形成される。 次に相互拡散促進膜のSiO₂膜(厚さ1000~2000Å)を 全面に形成する。

次に、再び指向性のあるドライエッチングを用いてSiO₂限5をエッチングする。エッチングガスとしてCF₄等が用いられる。エッチング方法は、やはりRIBE法やRIE法を用いれば良い。この時にエッチングビーム12が指向性があるためにリング状溝7の側面に形成されたSiO₂限5のエッチング速度は極めて遅い。このため第1図(b)に示す様に、平坦部のSiO₂膜5のみをエッチングする事が出来る。次に、As雰囲気において850°C1時間~10時間程度の熱処理を行なう。このとき、GaAs表面からのAsの脱離を防ぐため、H₂雰囲気中でGaAs基板で表面を保護する方法(フェイストゥフェイス法)や石英アンプ

Zn dope Spin on Glass膜(SOG膜)を用いる事も出来る。この場合は無秩序化領域はp型となる。

次に第1図(c)のようにポリイミド13を、全面に平 坦となるよう塗布する。次に酸素ガスを用いたド ライエッチングを用いて半導体柱6の頂上部のに達 するまでエッチングする。この時リング状溝7の幅 をほぼ一定とすることによって半導体柱6の頂上部 の上にポリイミド13の厚みウエハー内で均一とす る事が出来る。このためポリイミドのドライエッ チングにより、半導体柱6の頂上部を歩留まり良く 露出させる事が出来る。次にSiN膜9を形成し、通 常のフォトエッチングによって電極をとるための 窓を形成しp型電極10を形成する。この場合、ポリ イミドによる平坦化が実現されているため、p型電 極10の段切れは生じない。最後にn型電極11を形成 し、フォトエッチングによって、光出力取り出し 窓14を形成する。この様にして第1図(d)の本発明の 面発光レーザが完成する。

本実施例においては、活性層構造としてAl_{0.5} Ga_{0.5}As/In_{0.2}Ga_{0.8}As/Al_{0.5}Ga_{0.5}Asの単一量子井戸構 ル内部にAs粉末とレーザウェハーを同時に真空で封じ切る事によってAs雰囲気を実現する方法等をとると良い。この熱処理によってリング状溝7側面のSiO₂膜5の近傍のみ変成層(無秩序化領域)8を形成する事が出来る。SiO₂膜5近傍で結晶が無秩序化する理由は、結晶内部のAl原子が動きやすくSiO₂膜5を還元するためと考えられているが詳細な機構は明らかでは無い。この方法の他に、従来から知られているSi拡散の方法を用いても良い。この場合にはSiO₂膜5の代わりにSiN膜/Si膜の2層構造を用いてやはり第1図(b)の様に平坦部のみ、これらの層をエッチング除去する。

次に850℃で1時間~10時間程度の熱処理する事によってSi拡散がリング状溝7の側面のSiN膜/Si膜の近傍のみで生じ、n型の無秩序化領域8が形成される。この場合には、第1導電型半導体多層反射膜2及び半導体基板1をp型として、第2導電型半導体多層反射膜4をn型とした方が、半導体柱の頂上部にpn接合が露出しないため都合が良い。又、SiN膜/Si膜の代わりに2nドープスピンオングラス膜、

造としたが、材料や構造はこれに限らず、多重量 子井戸構造や単一層構造を用いても良い。ただ し、単一層構造の場合には、無秩序化の効果が弱 くなるため、層厚は1000Å以下が好ましい。又、本 実施例ではキャップ層を用いたが、第2半導体多層 反射膜表面近傍を十分高濃度(p>10¹⁹cm⁻³)にすれ ば、キャップ層を設けなくても良い。又、半導体 多層反射膜としてGaAs670Å/AlAs802Åのものを用 いたが、これに限らず発振光の波長スらに対して異 なる屈折率n,, n, を有し厚みが各々λ/4n,, λ/4n,の層 の交互積層構造であれば他の組成及び厚みでも良 い。又、本実施例では、半導体柱の周りの溝バ ターンとして同心円状のリングパターンを用いた が、これに限らず四角形や他の図形のリング状パ ターンで溝の幅がほぼ一定となっていれば、本発 明が有効に適用出来る。

次に本発明の第2の実施例について図面を参照して詳細に説明する。第2図(a)~(e)は本発明の面発光 半導体レーザの一実施例の製造工程を説明するための断面図である。

まずn型GaAs半導体基板1上にn型AlAs層及びn 型GaAs層各々厚さス/4n。(ス:活性層の禁止帯幅でほぼ 決まるレーザ発振波長;n_:半導体各層の屈折率)で 交互に約20周期積層したn型半導体多層反射膜2と 厚さ500Å~1µmのn型Al_xGa_{1_x}As(x=0.3~0.7)のn 型 ク ラ ッ ド 層16 と 厚 さ 約100Å のIn_vGa_{1-v} As(y=0.05~0.5)量子井戸層と厚さ30~200ÅのGaAs 閉じ込め層からなる量子井戸活性層3と厚さ 500Å~1µmのp型Al_{*}Ga_{1_*}As(z=0.3~0.7)p型クラッ ド層17と、p型AlAs層とp型GaAs層を各々厚さ \lambda/4n_ で交互に約10~20周期積層したp型半導体多層反射 膜4と厚さ10~1000Åのp型GaAsキャップ層15とを 分子線エピタキシー(MBE)法を用いて形成した。次 に成長した基板上にSiOg、SiN等の絶縁膜あるいは フォトレジストを約3000Å~5μm形成し、フォトリ ソグラフィ法により、内径1μm~100μm、外径約 10µm~150µm程度のドーナッツ状の領域を除去 し、同心円状のマスク18を形成する。その後この マスク18を用いてCl₂プラズマによる反応性イオン ピームエッチング(RIBE)法等のドライエッチング

技術により、少なくとも量子井戸活性層3が露出す るまでエッチングを行い溝7を形成する(第2図(a))。 この時、この溝7に囲まれた円柱状の発光領域6が 形成されるが、この発光領域6は溝7をはさんで エッチングされずに残っている半導体層に囲まれ ているため、半導体柱の発光領域6にかかるストレ スは著しく軽減される。次に相互拡散促進膜とな るSiO。又はSiN膜等の絶縁膜5を全面に形成し、そ の後フォトレジスト19を溝7が埋まるように全面に 塗布する。この時溝7はウェハー全体に対して、著 しく小さいため、フォトレジスト19はその粘性に よりほぼ平坦に塗布される(第2図(b))。次に酸素イ オン20を用いた反応性イオンエッチング(RIE)等の ドライエッチング技術を用い、成長表面上の絶縁 膜5が露出するまでフォトレジストをエッチング除 去する(第2図(c))。この後成長表面に露出した絶縁 膜5のみをエッチングで除去し、その後溝の中のレ ジストを洗浄で除去する。次に、例えばGaAs基板 を保護基板として用いるフェイス トゥー フェイス 法等を用い、700°C~900°Cで熱処理を施す。この工

程により絶縁膜5中から不純物または空孔等が導入され溝7の部分のみに半導体変成層8が形成され、発光領域6の側面の量子井戸活性層3は無秩序化され、そこでは禁制帯幅が大きくなるので、実効的に埋め込み構造が形成される(第2図(d))。この時、絶縁腹5は成長表面には存在しないので、成長表面からは不純物等が導入されず、発光効率の低減、直列抵抗の増大等の問題は生じない。尚、相互拡散促進膜や熱処理方法は第1の実施例の中で示した他の方法でもよい。この後に、p側電極10としてAuを全面に形成した後に、フォトリングラフィ法により発光領域以外のAuをエッチング除去する。最後にn型GaAs基板10裏面の発光領域6以外の部分にn側電極GaAs基板11としてAuGeNi/AuNiを形成し第2図(e)に示す面発光半導体レーザが完成する。

この実施例においても量子井戸活性層は単一量子井戸としたが、これにかぎらず多重量子井戸であっても本発明は適用できる。

これにかぎらず、第1の実施例と同様にSi膜やZnドープSOG(Spin-on-Glass)等を用いた不純物導入に

よる無秩序化を用いる場合においても本発明は適 用できる。

以上2つの実施例で示した面発光レーザでは、いずれも従来に比べ、無効電流を1/10以下にでき、低しきい値での発振が可能である。また、製作工程や実装時の破損もなく高歩留りで製作できる。

本発明の2つの実施例において材料系はGaAs/AlGaAs系としたがこれに限らず他の材料系、例えばInGaAs/InP系においても本発明は適用できる。 (発明の効果)

本発明の面発光レーザとその製造方法によれば 表面再結合の無効電流成分がほぼなくなり、低閾値 電流で発振する面発光レーザが高歩留りに製作出 来る。しかも発光領域に機械的ストレスがかかり にくく、素子特性の低下や製造工程の歩留りの低 下もない。またプレーナ化が容易であり、プレー ナ化することにより複数の電極配線が容易で、細 い配線でも段切れすることなく良好に形成できる ので、レーザアレイや集積素子に適している。


図面の簡単な説明

第1図(a)~(d)は本発明による面発光半導体レーザの第1の実施例の製作工程を示す断面図である。第2図(a)~(e)は本発明の面発光半導体レーザの第2の実施例の製作工程を示す断面図である。


図において、1…半導体基板、2…第1導電型半導体多層反射膜、3…活性層、4…第2導電型半導体多層反射膜、5…SiO₂膜または絶縁膜、6…半導体柱(発光領域)、7…溝、8…半導体変成層(無秩序化領域)、9…SiN膜、10…p型電極、11…n型電極、12…エッチングビーム、13…ポリイミド、14…光出力取り出し窓、15…キャップ層、16…n型クラッド層、17…p型クラッド層、18…マスク、19…フォトレジスト、20…酸素イオン。


代理人 弁理士 内原 晋

第 1 図




第 2 図





第 2 図



第 2 図

